机器之心报道
编辑：泽南、小舟
从纳米到埃米，芯片制造商正在竭尽全力缩小电路的尺寸。但对于人们日益增长的算力需求，一项涉及更大尺寸（数百或数千纳米）的技术在未来五年内可能同样重要。
这项技术称为直接混合键合（Hybrid Bonding），可在同一封装中将两个或多个芯片堆叠在一起，构建所谓的 3D 芯片。尽管由于摩尔定律逐渐崩溃，晶体管缩小的速度正在变慢，但芯片制造商仍然可以通过其他方式增加处理器和内存中的晶体管数量。
今年 5 月，在丹佛举行的 IEEE 电子元件和技术会议（ECTC）上，来自世界各地的研究小组公布了该技术的各种来之不易的改进，其中一些结果显示，3D 堆叠芯片之间的连接密度可能达到创纪录的水平：每平方毫米硅片上大约有 700 万个连接。
英特尔的 Yi Shi 在 ECTC 大会上报告说，由于半导体技术的新进展，所有这些连接都是必需的。摩尔定律现在受一个称为系统技术协同优化（STCO）的概念支配，即芯片的功能（例如缓存、输入 / 输出和逻辑）分别使用最先进工艺制程制造。然后可以使用混合键合和其他先进封装技术来组装这些子系统，以便让它们像单个硅片一样工作。但这只有在存在高密度连接的情况下才能实现，这些连接可以在几乎没有延迟或能耗的情况下在单独的硅片之间传送数据。
在所有先进封装技术中，混合键合提供了最高密度的垂直连接。因此，它是先进封装行业增长最快的领域，Yole Group 技术和市场分析师 Gabriella Pereira 表示，到 2029 年，该方向的市场规模将增长两倍以上，达到 380 亿美元。预计到那时，混合键合将占据约一半的市场。
在混合键合中，铜 pad 建立在每个芯片的顶面上。铜被绝缘层（通常是氧化硅）所包围，pad 本身略微凹进绝缘层的表面。在对氧化物进行化学改性后，将两个芯片面对面压在一起，使每个凹陷的 pad 对齐。然后慢慢加热这个夹层，使铜膨胀到间隙处并熔合，从而连接两个芯片。
1、混合键合从两个晶圆或一个芯片和一个晶圆相对开始。配合面覆盖有氧化物绝缘层和略微凹陷的铜垫，铜垫与芯片的互连层相连。
2、将晶圆压在一起，在氧化物之间形成初始键合。
3、然后缓慢加热堆叠的晶圆，使氧化物牢固连接，并使铜膨胀以形成电连接。
a、为了形成更牢固的键合，工程师需要压平氧化物的最后几纳米。即使是轻微的凸起或翘曲也会破坏密集连接。
b、铜必须从氧化物表面凹陷到恰到好处的程度。太多就无法形成连接，太少就会把晶圆推开。研究人员正在研究如何将铜控制到单个原子层的水平。
c、晶圆之间的初始连接是弱氢键。退火后，连接变成强共价键。研究人员预计，使用不同类型的表面，如碳氮化硅，则会有更多位置可以形成化学键，将使晶圆之间的连接更牢固。
d、混合键合的最后一步可能需要数小时，并且需要高温。研究人员希望降低温度，缩短工艺时间。
e、虽然两片晶圆上的铜压在一起形成电连接，但金属的晶粒边界通常不会从一侧穿过另一侧。研究人员正试图使边界上形成大的单晶铜颗粒，以提高电导率和稳定性。
混合键合既可以将一种尺寸的单个芯片连接到一个装满更大尺寸芯片的晶圆上，也可以将两个相同尺寸的整片晶圆键合在一起。当然，后一种工艺比前一种更成熟，部分原因是它在相机芯片中的应用。例如，欧洲微电子研究机构 Imec 的工程师已经创造了一些有史以来最密集的晶圆对晶圆键合，键合距离（或间距）仅为 400 纳米。但 Imec 仅实现了 2 微米的芯片对晶圆键合间距。
这相比当今在生产的先进 3D 芯片有了很大的改进（连接间距约为 9 微米）。而且它比前一代技术有了更大的飞跃：「微凸块」（microbumps）焊料，其间距为几十微米。
「在设备可用之后，将晶圆与晶圆对齐比将芯片与晶圆对齐更容易。大多数微电子工艺都是针对整片晶圆进行的，」法国研究机构 CEA Leti 集成与封装科学负责人 Jean-Charles Souriau 说道。但芯片对晶圆（或芯片到晶圆）技术在高端处理器中可以大放异彩，例如 AMD 的处理器，他们把新技术用于组装其先进 CPU 和 AI 加速器中的计算核心和缓存。
为了推动两种情况下的间距越来越紧密，研究人员专注于使表面更平坦，使绑定的晶圆更好地粘合在一起，并减少整个过程的时间和复杂性。做好这件事可能会彻底改变芯片的设计方式。
WoW，降低间距
最近的晶圆对晶圆（WoW）研究实现了最紧密的间距 —— 约 360 纳米到 500 纳米 —— 这有关在一件事上付出的大量努力：平整度。要以 100 纳米级的精度将两个晶圆结合在一起，整个晶圆必须几乎完全平坦。如果它稍微弯曲或扭曲，整个部分就无法连接。
晶圆的平坦化需要一项称为化学机械平坦化（CMP）的工艺。它对芯片制造至关重要，尤其是对于生产晶体管上方的互连层。
「CMP 是我们必须控制的混合键合关键参数，」Souriau 表示。ECTC 上展示的结果显示 CMP 被提升到了另一个水平，不仅使整个晶圆平坦化，而且还将铜垫之间的绝缘层的圆度降低到纳米级，以确保更好的连接。
其他一些研究人员则致力于确保这些扁平部件能够足够牢固地粘合在一起。他们尝试使用不同的表面材料，例如用碳氮化硅代替氧化硅，并使用不同的方案来化学激活表面。最初，当晶圆或芯片被压在一起时，它们通过相对较弱的氢键固定在一起，人们担心的是，在进一步的加工步骤中它们是否能保持原位。连接之后，晶圆和芯片会慢慢加热，这一过程称为退火，旨在形成更强的化学键。这些键到底有多强 —— 甚至如何弄清楚 —— 是 ECTC 上展示的大部分研究的主题。
最终的键合强度部分来自铜连接。退火步骤使铜在间隙处膨胀，形成导电桥。三星的 Seung Ho Hahn 解释说，控制间隙的大小是关键。膨胀太小铜就不会熔合，膨胀太多晶圆就会被推开。这是纳米级的问题，Hahn 报告了一种新化学工艺的研究，他希望通过一次蚀刻掉一个原子层的铜来实现这一点。
连接的质量也很重要。芯片互连中的金属不是单晶；而是由许多晶粒组成，这些晶粒朝向不同的方向。即使在铜膨胀后，金属的晶粒边界通常也不会从一侧跨越到另一侧。这种跨越应该会降低连接的电阻并提高其可靠性。日本东北大学的研究人员报告了一种新的冶金方案，最终可以生成跨越边界的大型单晶铜。「这是一个巨大的变化，」日本东北大学的副教授福岛誉史（Takafumi Fukushima） 说。「我们现在正在分析其背后的原因。」
ECTC 讨论的其他实验侧重于简化键合过程。一些人试图降低形成键合所需的退火温度（通常约为 300 °C），以尽量减少长时间加热对芯片造成损坏的风险。Applied Materials 的研究人员介绍了一种方法的进展，该方法可以大大减少退火所需的时间 —— 从几小时缩短到仅 5 分钟。
效果出色的 CoW
Imec 使用等离子蚀刻来切割芯片并赋予它们 chamfered corners。该技术消除了可能干扰粘合的机械应力（mechanical stress）。
目前，晶圆上芯片 (CoW) 混合键合对于高级 CPU 和 GPU 制造商来说更有用：它允许芯片制造商堆叠不同尺寸的小芯片，并在将每个芯片绑定到另一个芯片之前对其进行测试，以确保它们不会出现问题。毕竟，一个有缺陷的部件就注定了整个昂贵 CPU 的命运。
但是 CoW 具有 WoW 的所有困难，并且缓解这些困难的选项较少。例如，CMP 旨在平坦化晶圆（flatten wafers），而不是单个芯片。一旦从源晶圆上切下芯片并进行测试，就可以采取更少的措施来提高其键合准备情况。
尽管如此，英特尔的研究人员报告了具有 3 μm 间距的 CoW 混合键合，并且如上所述，Imec 的一个团队成功实现了 2 μm 间距，主要是通过使转移的 die 非常平坦，同时它们仍然附着在晶圆上并在整个过程中保持它们清洁。
两个团队都使用等离子蚀刻来切割芯片，而不是使用常用的锯切法（ blade）。与锯切法不同，等离子蚀刻不会导致边缘碎裂，从而产生可能干扰连接的碎片。它还允许 Imec 团队对芯片进行塑形，制作 chamfered corners，以减轻可能破坏连接的机械应力。
ECTC 的几位研究人员表示，CoW 混合键合对于高带宽存储器 (HBM) 的未来至关重要。HBM 是控制逻辑芯片顶部的 DRAM die 堆栈（目前有 8-12 个 die 高）。HBM 通常与高端 GPU 放置在同一封装中，对于处理运行 ChatGPT 等大型语言模型所需的海量数据至关重要。如今，HBM die 采用微凸点（microbump）技术进行堆叠，因此每层之间都有被有机填料包围的微小焊球。
但随着 AI 进一步提高内存需求，DRAM 制造商希望在 HBM 芯片中堆叠 20 层或更多层。微凸点占据的体积意味着这些堆栈很快就会变得太高而无法正确装入 GPU 封装中。混合键合会缩小 HBM 的高度，并且更容易从封装中去除多余的热量，因为层之间的热阻会更小。
在 ECTC 上，三星工程师展示了混合键合可以产生 16 层 HBM 堆栈。三星高级工程师 Hyeonmin Lee 表示：「我认为使用这项技术可以制造 20 层以上的堆栈。」其他新的 CoW 技术也有助于将混合键合引入高带宽存储器。
Souriau 表示，CEA Leti 的研究人员正在探索所谓的自对准（self-alignment）技术。这将有助于确保仅使用化学工艺即可实现良好的 CoW 连接。每个表面的某些部分将被制成疏水性的，而其他部分将被制成亲水性的，从而导致表面会自动滑入到位。
在 ECTC 上，来自东北大学和雅马哈机器人公司的研究人员报告了类似方案的工作，利用水的表面张力来对齐实验 DRAM 芯片上的 5-μm pad，精度优于 50-nm。
混合键合的上限
研究人员几乎肯定会继续减小混合键合连接的间距。台积电 pathfinding systems 项目经理 Han-Jong Chia 表示：「200 nm WoW 间距不仅是可能的，而且是理想的。」台积电计划在两年内推出一种称为背面供电（backside power delivery）的技术。英特尔计划在今年年底实现同样的目标。这项技术将芯片的电力传输互连置于硅表面下方而不是上方。
台积电研究人员计算出，通过排除这些电源管道（conduit），最上层可以更好地连接到较小的混合键合 pad。使用 200 nm 键合 pad 的背面供电传输将大大降低 3D 连接的电容，以至于能量效率和信号速度的测量结果将比使用 400 nm 键合 pad 实现的效果好 8 倍。
晶圆上芯片混合键合比晶圆上晶圆键合更有用，因为它可以将一种尺寸的 die 放置到更大 die 的晶圆上。然而，可实现的连接密度低于晶圆上晶圆键合。
Chia 表示，在未来的某个时候，如果键合间距进一步缩小，「折叠（fold）」电路块可能会变得实用。块内现在的一些长连接可能能够采用垂直捷径，从而加快计算速度并降低功耗。
并且，混合键合可能不限于硅。CEA Leti 的 Souriau 表示：「如今，硅对硅晶圆取得了很大进展，但我们也在寻求氮化镓与硅晶圆和玻璃晶圆之间的混合键合…… 一切皆有可能。」他们甚至提出了量子计算芯片混合键合，其中涉及对准和键合超导铌，而不是铜。
日本为什么不担心芯片和光刻机的问题？
日本自己就能生产，当然不担心了。
高端光刻机被称为世界上最精密的仪器，零部件数量达数万甚至十几万个，供应商几百家，最贵报价数亿美元一台，堪称现代光学工业之花，制造难度非常大。
现在全世界只有少数几家公司能够制造，主要以荷兰ASML、日本Nikon和日本Canon三大品牌为主。 从市场占有率来讲，ASML占据80%以上，在EUV极紫外光领域，ASML是独家生产者。
另一方面，美国现在占到零部件供应链的25%，就拥有了非常大的话语权；日本不仅在零部件供应链之中，而且还是欧美同盟中的一员，没有面临制裁的风险。
即使如此，日本企业从早期一统芯片和光刻机天下，到现在逐步没落，要看美国和ASML脸色行事，也是另一番苦恼。
日本并不会面临芯片和光刻机的问题。 从目前来看，逼急了，世界上只有美国、中国和日本有能力建设芯片自主技术和自主产业链，这其中当然也包括光刻机。 但是，因为美国可以轻松控制日本，所以并不存在芯片和光刻机的问题。 从世界范围内来看，能够挑战美国地位的只有中国、俄罗斯，而从经济上挑战美国地位的只有中国，因此美国才会选择在各个方面掣肘中国。
从光刻度这一领域来看，它是一个费力不讨好的事情，因此，国际上很多大 科技 公司并未染指这个产品。 一是它需求比较小，市场规模也不大，二是它需要大量超级技术，整个零部件产业链比较复杂。 所以包括美国著名 科技 公司、日本著名 科技 公司以及中国 科技 公司此前并未染指这一领域。 要不是中国早已意识到光刻机可能会面临卡脖子，中国也不会有光刻机产品。 其实，世界上有一家ASML光刻机企业完全就够了。
假设日后有一天，美国想要打压日本、韩国或欧洲国家的芯片市场，也不一定会通过光刻机来打压，完全有其他不同的手段。 原因就是美国高 科技 体量几乎是欧洲、日韩各国的总和。 当然，本身光刻机技术本身就是欧洲公司，有一定的美国技术。
从目前世界格局来看，欧美再怎么打，他们始终是一家人，无论文化背景还是经济联系，中国只能寻求与欧美世界保持良好的经济关系，永远不要期待着欧美世界能够跟中国实现文化理念上的认同。 而中日韩东南亚又是另外一个文化背景，虽然近100年来，出现很多关系困境，但终究是文化的根源和人种根源是一致的，未来能够团结在一起，就是非常好的情况。
虽然现阶段顶尖的光刻机生产制造企业在荷兰，可是我觉得这不意味着荷兰把握着全部重要零部件，实际上日本在芯片和光刻机行业依然占据十足的份量， 尤其是在原料层面，在全部半导体材料行业的19种重要原材料中，有14种日本的生产能力是占了全世界50%之上的，换句话说假如缺乏日本生产制造的重要原料，荷兰的顶尖光刻机也难以造出 ，例如去年的光刻机事件，日本即便芯片半导体技术再牛，一旦被日本卡死重要原材料就麻烦了。
日本的半导体技术在多年前也是很厉害的，可是之后由于美国的施压，也有韩国三星的兴起，因此日本的半导体技术落在了后边，但是瘦死的骆驼比马大，日本依然有着一定的芯片制造能力，并且归功于贴近垄断性的重要原料，因此日本分毫不担忧缺少芯片和光刻机生产制造的难题，掏钱买便是了，终究三星和其他半导体企业也十分担心日本断供。
包含中国的中芯，虽然尽量避免了对美国技术的依靠，可是在半导体器件层面，依然十分依靠日本，许多原料都从日本进口的，一旦日本不出口了，也是会遭遇十分多的不便。 但是依照现阶段的发展趋势，我国的芯片制造能力跨越日本并不是问题，对于原料供货，这实际上便是一个现代化职责分工的难题，终究一个国家不太可能彻底把握全部的供应链管理。
【日本怎么从来不担心光刻机的问题，要知道荷兰ASML几乎是垄断式的】
世界有数的光刻机企业中，我们除了知道ASML之外，还有尼康，佳能，欧泰克，上海微电子装备等等，这里尼康和佳能就是日本企业。
确实尼康在很长一段时间内可以说是光刻机的霸主，但是因为ASML和台积电合作浸润式DUV的光刻机，将尼康佳能给超越。
尼康,在“干式微影技术”在“浸入式光刻技术”已经成为光刻机主流的时候，它却依然固守自己的技术，拥抱“干式微影技术”。
可以说，它还放弃了和台积电合作，这给ASML带来了机会，尼康光刻机已经越来越不能满足当下对于光刻机的需求，台积电英特尔在一批企业转投到ASML的怀抱，在尼康的固步自封中，ASML迅速发展，一举夺得了光刻机霸主地位。
ASML的成功之路——
1.一方面积极的收购一些重要企业，比如美国Cymer等，另外一方面不断的使用国际最先进的技术，德国，荷兰等等全世界最新进的技术都会被ASML使用。
2.非常聪明的将台积电，英特尔，三星等等企业作为自己的股东。 这一种政策，能够获得更多的技术和资金的支持。
3.从来不固步自封，开放创新式的发展，让ASML能够立即获得各大企业的认同，成功的开启自己的霸主之业。
当然，我们也知道，虽然说你看尼康，佳能没有了当年的雄风。但是对于日本半导体来说，光刻机已经能够满足它们需求，因此它们并不需要去进口ASML，甚至于如果进口的话，这不是承认自己的失败吗？
日本肯定不用担心，一方面美，日同（lang）盟（bei），另一方面，第一次电子产业转移是送美国到日本，日本尼康，佳能其实是DUV（453nm—193nm光源）时代的霸主。
在芯片28nm制程之前的时代，尼康，佳能的光刻机才是行业内最大的玩家。目前来说，日本在28nm，22nm光刻机领域仍然非常强横。 在2010年之后，才真正是荷兰的ASML的霸主地位。
大部分人可能觉得，这又不是7nm，5nm，没有多少先进的技术。
但是在一些逻辑芯片，存储器，14nm以上的制程工艺，还是大量的应用工艺。
例如日本东芝仍然是全球存储的主要供应商。
佳能1970年制造的第一台光刻机
在芯片领域，日本通过多年的发展，尤其是在CIS芯片，各类传感器应用的芯片，MEMS芯片领域，具有很强的实力。我们常说的晶圆的应用，并不单单的应用在CPU方面，还有逻辑芯片，存储器，闪存这价格领域。
日本的传感器，其实就是属于CIS集成电路的一种高端应用。
大部分熟悉手机摄像头的朋友都知道，目前全球高端摄像头的芯片多数来自于日本的索尼。 同时日本还有不少做各类传感器的企业，也都是依托于这一类芯片的应用。
美国对日本发动的“芯片战争”，让日本彻底沦为美国的小弟日本其实是经受过一次美国发起的芯片战争的。
1963年，日本电气公司（NEC）自美国仙童半导体获得planar technology的授权，开始了日本半导体技术研究。
1976年，在日本产经省的主导下，日本的多个大企业参与其中，NEC、三菱、京都电气，东芝共同成立了——“VLSI 技术研究所”。 主力向DRAM攻坚，那个时候半导体，还主要是存储器应用天下。 在日本的冲击下，DRAM市场价格下降了一倍。 英特尔不得不转型，向微处理（CPU）市场冒进的拓展。
1978年，英特尔就是在日本的打压，真的是无可奈何了，好不容易开发出了i8086，第一款微处理器原型。
本身日本的芯片工艺，确实要超过美国，欧洲。美国怎么可能放任这么发展下去，然后就开始针对日本的针对性打击！
1985年，日本DRAM坐拥全球80%市场。 （那个时候，晶圆并不是主要是用来做DRAM，不是用来做CPU）。
1985年，美国半导体产业协会开始向美国商务部投诉日本半导体产业不正当竞争，启用了WTO里面的301反倾销条款。（美国惯用的伎俩）
1985年，美国和日本在经济上签订了《广场协议》，广场协定是一个美元，对日元的战争。 直接让日元大幅度贬值。
大量的日本优质资产，被美国资本收购！
同时美国要求美国半导体在日本的市场提升到20%-30%，防止出现倾销的情况。 在明争暗斗了几年之后，美国强硬的要求日本签订，《日美半导体保障协定》，开放日本半导体产业的知识产权、专利。 1991年，日本的统计口径美国已经占到22%，但是美国仍旧认为是20%以下，美国再次强迫日本签订了第二次半导体协议。 （引自：35年前美国对日本发动芯片战争，日本坐拥全球80%市场却惨败，半导体设备资讯站）
所有在美国对日本芯片战争奏效之后，日本彻底服软了。
日本商业市场，还在想网高端走：软银收购ARM如今手机市场，以及各类移动电子设备，基本都是基于ARM的架构开发的芯片。 ARM原本是英国的芯片企业，软银出资310亿美金收购了ARM。
这应该算是日本仍然把持着芯片领域的一个高峰吧。
综合来说：在芯片市场，真正玩家，只有美国，日本，未来一定会有中国。
为什么日本不担心芯片和光刻机的问题？因为日本自己可以制造，其次，没有对美国构成威胁。
事实上，目前全球可以制造光刻机的国家只有三个：荷兰、中国和日本。
荷兰ASML是全球最大的光刻机厂商，在EUV光刻机领域处于垄断地位。 ASML一台EUV光刻机售价1.2亿美元，有10万个零配件，大部分零配件需要从美国、日本、德国进口。
中国也可以制造光刻机，上海微电子是中国唯一的光刻机厂商，目前可以制造90nm光刻机，24nm也在路上，与ASML相比还有很大差距。
日本的尼康和佳能也可以制造光刻机。 事实上，在2007年以前，尼康和佳能才是全球光刻机市场的霸主，但是后来被ASML击败。 目前，日本光刻机把持着中端市场，高端市场只有ASML一家。
此外，日本半导体对美国不构成威胁。 美国早在上世纪80年代就对日本“下手”了，曾经一度独霸全球的日本半导体被美国一举击败，最后只剩下半导体上游产业把持在日本手中。
当然了，美国和日本是同盟关系，日本没有制裁美国的实力，只有美国制裁日本的份儿，在日本半导体产业一举溃败之后，已经对美国没有什么威胁。
再者，日本如果需要高端光刻机只需要从荷兰进口即可，这方面对日本并没有限制。 日本也不用自己去研发，毕竟市场就那么大，而且ASML已经垄断市场，日本不会傻到这时候再去研发高端光刻机。
总之，日本不需要担心芯片和光刻机的问题。 首先，中低端光刻机，日本自己可以制造，高端光刻机只需要从荷兰进口就行，这方面没有限制。
为什么日本不担心芯片和光刻机问题？
因为，我们现在正在遭遇的事情，当年在日本早就发生过了！
美国强迫日本签署协议限制半导体产业日美两国签署的广场协议大家都知道，但上世纪80年代中期美国还强迫日本签署了《美日半导体协议》，这份协议直接限制了日本半导体产业对美国出口，并增加100%关税，同时还规定其他国家的半导体产品在日本市场份额得超过20%。
这一协议直接将当期发展得如期中天的日本半导体产业打残了，当时全球TOP10的半导体公司前三都是日本公司，分布是NEC、东芝、日立，而整个TOP10中日企达到了6家。
但是，我们现在看看日企中，那还有谁是比较强的半导体公司？没了！唯独就剩个东芝还苟延残喘。 也就是说美国在上世纪80年通过强力手段彻底肢解了日本半导体产业，使得对应的日企无法在全球范围内攻城掠地，只能偏安一隅的生存，日本芯片基本处于崩盘状态。
从此之后美国的半导体产业彻底崛起，诞生了一大波现在大家如雷贯耳的美企，他们的成功很大部分的归功于当年的《美日半导体协议》。 此外，韩国部分企业乘势崛起。
日本另辟蹊径偏安一隅成功也许有人疑惑，既然美国肢解了日本半导体产业，为何现在的日本半导体看上去还是很强的，这里面的原因也是挺简单的，被美国限制之后日企也是要生存下去的，一些核心领域败下阵来，那就只能转向转型，在美国半导体不参与的地方以及适合发挥自己专长的地方进行猛攻。
也就是日本现在比较强的半导体材料和部分半导体设备，目前日企在上述占的市场份额较大，10大半导体设备日企占了近一半的份额，等于是从另一层面捏住了很多下游芯片企业的命脉。 你看前阶段日韩两国半导体的相互制裁，就是因为日本能在原材料这块掌握有优势地位。
此外，部分日企也在利用自己的一些优势来进行突破，比如索尼，他们将CMOS作为最优先发展的业务，地位远高于 游戏 、电影等业务，当其他业务不行时更是不断加大这块的研发投入，为了提高技术壁垒还收购晶圆厂自行设计传感器的制造。
日本光刻机暂处于中端地位最后这里再提提日企的光刻机，日本是有自己的光刻机制造企业，也就是尼康和佳能两家，这两家为人所熟知是因为相机。 但是很多人可能不知道相机领域涉及的光学技术正好是光刻机所需要的。
也因为如此，这两家企业都曾经拥有自己的光刻机技术，但是在和荷兰ASML的竞争中已经落败下来，目前他们量产的机型只能算是中端光刻机。 对这两家企业来说，光刻机领域的下坡路不可避免，未来或许他们还将落后下去，会被我们超过。
Lscssh 科技 官观点：
说了那么多，总结下！日本的芯片产业早在30年前就已经被美国摧毁，所以美国人自然是不担心的，而无法威胁到美国半导体产业的日本自然也不担心买不到，美国会顺畅的给他供货。 同时，由于芯片产业被扼杀，日本只能另辟蹊径走另外的一条路，最终在半导体材料和设备制造取得了一定的成绩。
日本自己就可以生产光刻机，日本的尼康和佳能以前造光刻机也非常厉害，只不过后来被荷兰阿斯麦尔公司给超越了，徒弟超越了师傅，现在占到了市场的80% 以上，几乎快把师傅给逼上绝路了，但是瘦死的骆驼比马大啊，日本的光刻机技术基础是有的，技术是有的，根本不用担心什么。
我们中国一定要争气啊，早日早出来属于自己的光刻机和芯片，全球高端产业，也就是芯片技术是最后未被我们攻克的阵地了，相信只要我们掌握了这项技术，很快芯片就会变成白菜价。
虽说目前顶级的光刻机制造公司在荷兰，但是这不代表荷兰掌握着所有关键零部件，其实日本在芯片和光刻领域仍然占有十足的份量，尤其是在原材料方面，在整个半导体领域的19种关键材料中，有14种日本的产能是占了全球50%以上的，也就是说如果缺少日本生产的关键原材料，荷兰的顶级光刻机也很难造出来，比如去年的光刻胶事件，韩国即使芯片半导体技术再牛，一旦被日本卡住关键材料就麻烦了。
日本的芯片技术在多年前也是很厉害的，但是后来因为美国的打压，还有韩国三星的崛起，所以日本的半导体技术落在了后面，不过瘦死的骆驼比马大，日本仍然拥有一定的芯片制造能力，而且得益于接近垄断的关键原材料，所以日本丝毫不担心缺失芯片和光刻机制造的问题，花钱买就是了，毕竟三星和其它半导体企业也十分害怕日本断供。
包括国内的中芯国际，虽说尽量减少了对美国技术的依赖，但是在半导体材料方面，仍然非常依赖日本，很多原材料都从日本进口的，一旦日本不出口了，也是会面临非常多的麻烦。 不过按照目前的发展态势，中国的芯片制造能力超越日本不是问题，至于原材料供应，这其实就是一个国际化分工的问题，毕竟一个国家不可能完全掌握所有的供应链。
因为日本不用担心了，日本半导体产业基本全军覆没了。高端光刻机用不上，日本担心什么？
日本自己有28纳米的光刻机，有极紫外光源。 但是这些都用不上，没有像intel，三星，台积电那样的半导体制造企业。 也没有像海思，高通，联发科，展锐，AMD，NVIDIA那样的芯片设计企业。
做做液晶面板，滤波器件，图像传感器，28纳米光刻机足够了。28纳米最低能做7纳米芯片，日本有28纳米光刻机，还担心什么？
我们今年能够突破28纳米光刻机，如果我们不做手机SOC芯片，我们也不必担心了。 但我们没有理由放弃手机芯片，所以我们必须要突破极紫外光刻机，在突破之前，我们自然是担心。
华为联合中科院研发出光刻机可能性分析
看到非官方消息，华为和中科院合作，研发出了8nm光刻机。 下面分析消息的可信度和技术可能性。
一、芯片制造流程简介
先大概解释一下芯片制造过程，以便大家理解下面的技术姓内容。 了解这个流程的话可以直接跳到二阅读。
这里略过和主题无关的晶圆制造和封测环节。
你可以想像一下刻图章的过程。 假定我们要刻一个yin文（和阳文对应）图章（字凹陷，背景凸起，需要把字的笔画扣掉），上面两个字：“仁义”。 下面的例子是为了说明芯片制造方法，真正刻图章没这么麻烦。 步骤大致如下：1. 设计：在纸上设计要刻的字。 2. 刻模：把字的笔画用刻刀刻掉，这张纸称为字模。 3. 印章刻字表面强化处理（实际刻印章没这一步）。 4. 涂漆：在印章基底材料上涂一层油漆。 5. 字模复录：把字模复制在漆上（在漆上铺字模，描笔画）。 6. 显字：除去被字笔画覆盖处的漆，无笔画处的漆保留。 此时印章上没有漆的部分显示“仁义”二字（这里忽略镜像反转问题）。 7. 刻字，即把没有漆的部分用刻刀刻掉。 8. 除漆，把剩下的漆洗掉。
制造芯片的步骤和上面的刻图纸步骤一一对应（略去其他与本文内容无关的步骤，如基底抛光和多个清洗步骤等等）：1. 芯片布局/布线设计（相当于设计）。 2. 制作掩模，即根据设计来制作布局图案掩模（相当于刻模）。 3. 晶圆表面氧化（相当于印章刻字表面处理）4. 涂胶，即在基底材料上涂敷光刻胶（相当于涂漆）。 5. 光刻，即用光线穿过掩模板照射光刻胶（相当字模复录）。 光刻机用在这一步。 6. 显影，即除去光线照射过的部分光刻胶（相当于显字）。 7. 刻蚀，即除去晶圆表面的氧化膜，露出下面的高纯硅（相当于刻字）。 8. 除胶，即把晶圆表面剩余的光刻胶洗掉（相当于除漆）。
光刻得到的效果是：硅晶圆表面的二氧化硅薄膜的图案和掩模完全一致，相当于把掩模上的图形转移到晶圆表面的二氧化硅上，使二氧化硅表层开有和掩模完全一致的无数天窗，为后续工序做好了准备，仿佛批量复制了和掩模图形一致的二氧化硅薄膜贴在硅晶圆表面上。
造芯片到这里还有一步：掺杂，即在不同工序中把不同金属离子注入无数天窗下面的硅基底中，使这些区域改变特性，形成需要的半导体电气性能（即形成P型或N型半导体，两种不同半导体微小区域之间形成单向导电的P/N结，连续的三个PNP或NPN区域含有两个P/N结，形成具有放大作用的三极管，这是集成电路的最基本元件）。
需要指出，超大集成电路芯片极为复杂，需要几十步工序，步骤1对某种芯片只需要一次，步骤2也只需要一次，但是需要为每道工序制作一个不同掩模。 步骤3到8需要重复数十次，每道工序一次，每次使用不同掩模，而且不同工序的具体步骤可能区别很大，比如布线工序就有很多不同，但是光刻步骤总是需要的。
二、光刻机研发难点与芯片成本
光刻机零件数万，最关键的是三个部件：EUV光源，透镜组，高对准精度工作台。 要是能解决这三个部件的问题，其他零部件的攻关难度可能小一些。 已经清楚这些问题的可以直达三。
几个光刻机影响良率和生产效率，最终影响产品成本的关键因素：
1. EUV光源的功率。 光源功率越大生产效率越高。 因为根据晶圆面积（通常用直径衡量，常见的有5、8、12英寸）和单个芯片的大小，一片晶圆可以排列上数十到数百个芯片。 掩模一般只覆盖一个芯片，一道工序中晶圆上每个芯片需要曝光一次，一片晶圆排列500个芯片的话单一工序需要曝光500次。 光刻胶感光敏感度一定的情况下，单一芯片一道工序彻底曝光需要的时长取决于光刻机输出功率或者光强，输出功率越高曝光所需时长越短，生产效率也提高了。
这里跳过EUV光源的视场和发光效率两个指标。
2. 镜头组光学岐变。 光线通过镜头会产生岐变，最明显的例子是超广角镜头成像时边缘岐变极为明显。 多种因素可能造成岐变，如果岐变过大，经过掩模投影到光刻胶上的图形也相应产生岐变，造成良品率降低。
3. 移动工件台的定位精度。 因为单个芯片需要多次曝光，而为了曝光晶圆上的多个芯片，首先相邻芯片的间隔必须精确，其次，同一个芯片每一次曝光必须与之前的曝光位置精确对准。 工件台定位精度差会造成良率下降，是决定良率的主要因素之一。
4. 工件台运动速度。 一个芯片曝光需要的总体时间是工件台移动到这个芯片的位置并定位完成的时间加上单纯曝光时间。 因此移动和定位的速度越快生产效率越高。 这个指标和定位精度互相矛盾。
生产线的良率和生产效最后都反映在最终的芯片成本上。
晶圆生产线上的其他设备处理一道工序的时间是按照晶圆计算的。 比如单次掺杂工序，整个晶圆上的所有芯片一次处理完成。 但是光刻工序是按照晶圆上的芯片数量计算的，即一片晶圆的一道曝光工序所需总体时长是单一芯片定位加曝光时长乘以晶圆上的芯片数量。 因此一定产量的晶圆生产线上的光刻机比其他设备多，而且光刻机效率越低，一定产量生产线需要的光刻机越多。 因此光刻胶的效率影响生产线造价和运行成本，最后 低效光刻机增加的生产线成本也使芯片的资金占用和运营成本提高。
三、消息真实姓分析
如果这个消息是编的，那么为什么不编7nm，偏偏编大家都不习惯看到的8nm？这是间接证据，不过硬。 此外只能从技术角度分析了。
国产工作台似乎以前已经过关了，据说可以达到一点几nm的对准精度，8nm光刻机的话够用了，但是运动速度指标（直接关系到生产效率）不清楚，也许比国外最高水平差一些，无非是单片产品成本高一些。
EUV光源其实国产也有了，不过以前功率远远不够，结果就是需要的曝光时间太长，一个是需要配套的光刻胶更灵敏，难度很大；另一个是严重影响生产效率。 不知道怎么解决的。 个人认为，光源功率提高了有可能，但是达不到可用水平（比如提高后只能达到一分钟或数分钟完成一次曝光）。 那么多路EUV光源并联可能是一个可行途径，但是即使这样可能仍然达不到asml的曝光效率水平。
镜头的关键是高精度，不然岐变太严重会导致掩模图形投影到芯片上时失真太大，尤其是镜头周边岐变更严重。 镜头高精度加工技术可能有突破，但是如果不能达到理想水平的话影响成像光场面积（边缘因为岐变大不能用）和产品良率。
把焦距拉近能使成像质量改进一些，但是同等euv光源强度在更近焦距时光强度下降，这又增加了曝光时长，降低生产效率。
所以，以前中国的EUV光刻技术不是没有实现，而是技术水平不达标，用于批量生产光刻机效率和良率无法和ASML的产品竞争（还有视场小的问题，制造不了大芯片，略过不提）。
但是这样凑合出来的只具有较低生产效率和良率的光刻机能解决华为没有芯片的问题，是救命的。 那么这两个影响芯片成本的问题对华为来说似乎可以忍受，因为活下去是最高优先级。
但是还有一个因素：华为秘密研发了很多技术，以前是锁在保险柜里，被制裁后陆续拿出来一些。 到底有哪些，有多少外界都不清楚。 你永远也不知道下一刻华为能从兜里掏出什么。
比如，华为手机公开的一项技术： 计算光学 。 就是用算法补偿镜头的岐变，用在成像之后根据已知的镜头岐变矫正照片数据的像素位置，亮度和颜色。 个人觉得，华为可能把这项技术用在光刻机上，镜头不太行就用算法分析这套特定镜头的岐变，然后分析岐变产生在哪里，再针对某个或某几个镜头的特定位置做精细微调（研磨），反复多次，最后达到较好效果。 这样一来镜头组加工成本会大幅度增加，但是华为目前可以接受。
类似的思路还有一个，即根据镜头组的特定岐变特性制作主动岐变掩模，抵消掉镜头组产生的光学岐变，使得通过掩模投影到光刻胶平面的图形岐变较小。 不知道这个思路难度有多大，可能需要EDA软件能按照特定岐变数据生成岐变补偿掩模设计，或者用一个单独的软件，以EDA的输出作为输入，生成岐变矫正掩模数据。
这是我们知道一些线索的，可能会有其它黑 科技 也说不定。
比如，是否有可能是华为拿出了黑 科技 ，这个传闻中的光刻机采用了和ASML现有技术路线完全不同的能大大简化光刻机实现难度的技术路线？这样做还可以规避诸多专利壁垒。
比如 X射线光刻机 ？其波长更短，更有益于提升制程。 生产高制程手机芯片时，其他条件（光刻胶感光灵敏度、光刻机输出功率，芯片产品制程等等）相同的情况下，波长更短X射线光刻机的生产效率比EUV光源成倍提高，因为波长较短，加工制程比EUV光刻机基础制程高的芯片需要增加的重复曝光的次数对X射线光刻机不再需要了，因此能够大大降低工序数量，提高生产效率。
问题是X射线穿透姓极强，掩模制造难度不小。 可能只能用铅合金试试。 还有X射线的聚焦问题，普通光学透镜不管用，要采用全新的方法。 所幸这种X射线聚焦方法已经在1991年出现了，当时用于放射线治疗装置，现在当时的专利已经过期了。 还有X射线管及其聚焦光路的输出功率问题。 X射线敏感的光刻胶也是全新的。
这种X射线光刻机的技术路线与ASML现有光刻机完全不同，如果相关技术问题能被解决，那么中国可以直接跨入下一代光刻机领域，光刻机将不再是制程提升的主要限制因素。
还有一个可能性，用美国科学家发明发明的利用空心玻璃毛细管束聚焦X射线的方法聚焦极紫外光，这种方法用在光刻机上就不再需要光学镜头。
所以我个人认为，现在研发出8nm光刻机的可能性存在，但是这么快还是让人惊讶，或者对我来说说可信度似乎较低。 不过，据说中芯国际承担国产芯片需要的设备和材料等等的验证。 如果现在8nm光刻机真出来了，不出意外应该还是中芯国际担任验证工作，需时估计大约一年左右（比成熟产品要长）。 是否是真的需要一年之后再看。
从@Jim博士 的光刻机系列文章中获得了不少知识，仅在此表示感谢。
原创不易，谢谢支持。
三星EUV工厂能制造哪些级别的芯片？
1. 三星的EUV工厂已能够量产7nm和6nm级别的芯片，展示了其在先进半导体制造技术方面的领先优势。 2. 该工厂的V1厂区，作为全球首个专门为EUV光刻工艺建造的工厂，标志着三星在高端芯片代工领域的突破。 3. 三星计划将先进的制程技术应用于移动设备系统芯片（SoC）的生产。 其中，7LPP工艺预计将主要用于对外代工，而6LPP工艺可能专供三星内部或选定的合作伙伴。 4. 6LPP技术较7LPP技术在晶体管密度上有约10%的提升，同时降低功耗，并保持与7LPP设计的兼容性。 这一特性使得6LPP能够复用7LPP设计的知识产权（IP），从而降低成本。 5. 三星的先进技术路线图包括5LPE、4LPE、3GAE、3GAP等工艺，这些工艺均基于EUV技术。 5nm和4nm工艺被视为7nm工艺的升级版，而3nm工艺则代表了全新的设计理念和创新。 6. 高通的骁龙X60 5G基带就是采用三星5nm工艺制造的。 三星的3nm工艺开发进展顺利，预计将在今年完成，并将通过FinFET晶体管架构的创新来推动技术进步。 7. V1工厂自2018年开始建设，2019年下半年开始试产。 三星计划在未来一年内显著提升产能，到年底时，7LPP EUV工艺及后续工艺的总产能将比去年底增加三倍。 8. 为了实现这一目标，三星在EUV工厂的投资总额预计将达到60亿美元，这进一步证明了三星在芯片制造领域的长期承诺和投资。
